Płytka bazowa mikrokontolera 80C552 część 3
Artykuł zredagowany przez Pana Mirosława Kowalskiego
Data dodania opublikowania artykułu na tej stronie: 2011-10-08 10:14:26
Całą tą baterią nowych przerwań związanych z TIMEREM 2 steruje rejestr IEN1 (0E8h),którego indywidualnie adresowane bity mogą każde z przerwa dopuszczać lub wyłączać jeśli są wyzerowane.Adresy poszczególnych bitów i ich funkcje są następujące: -ECT0 (0E8h)-zezwolenie na przerwanie od CT0, -ECT1 (0E9h)-zezwolenie na przerwanie od CT1, -ECT2 (0EAh)-zezwolenie na przerwanie od CT2, -ECT3 (0EBh)-zezwolenie na przerwanie od CT3, -ECM0 (0ECh)-zezwolenie na przerwanie od CM0, -ECM1 (0Edo)-zezwolenie na przerwanie od CM1, -ECM2 (0EEh)-zezwolenie na przerwanie od CM2, -ET2 (0EFh)-zezwolenie na przerwanie przeładowaniem TIMERA 2. Wszystkie przerwania można oczywiście globalnie wyłączyć wyzerowaniem bity EA w rejestrze IEN0 tak, jak to jest w 8051.
Priorytet przerwań związanych z TIMEREM 2 można ustawić w rejestrze IP1 (0F8h), którego najmłodszy indywidualnie adresowany bit przyznaje wysoki priorytet przerwaniu CT0,a najstarszy odpowiednio przerwaniu przeładowaniem TIMERA 2.Każde z przerwań w momencie jego zaistnienia ustawia się swoją flagę, czyli indywidualnie adresowany bit w rejestrze TM2IR (0C8h). Ich adresy i powiązane z przyczynami przerwań są następujące: -CT10 (0C8h)-przerwanie od CT0, CTI1 (0c9h)-przerwanie od CT1, -Ct12 (0CAh)-przerwanie od CT2, CTI13 (0CBg-przerwanie od CT3. W odróżnieniu od innych przerwań wszystkie te flagi nie są automatycznie kasowane przy powrocie z podprogramy przerwania rozkazem RTI, lecz muszą być kasowane programowo.