Starter Kit dla układów ispGAL
Artykuł zredagowany przez Pana Mirosława Kowalskiego
Data dodania opublikowania artykułu na tej stronie: 2011-10-27 17:44:56
Licznik wyposażony jest w wejście asynchronicznego zerowania RES, co pozwala na ustalenie stanu początkowego w dowolne wybranym momencie zliczania.Wyjścia A..G sterują poszczególnymi segmentami wyświetlacza 7-segmentowego (włączonego dzięki logicznej 1 na wyjściu SEL), a dodatkowo wyjście DP podłączono do wyjścia multipleksera selekcji sygnału zegarowego.Dzięki zastosowaniu tego rozwiązania migająca kropka wyświetlacza sygnalizuje obecność lub brak sygnału zegarowego.Wszystkie programy dołączone do zestawu kumplowano do postaci JEDEC przy pomocy programu CUPL.Podczas kompilacji nie są wymagane żadne dodatkowe parametry co oznacza, że każdy z nieprzedstawiony programów mieści się w układzie ispGGAL22V10 bez konieczności dodatkowej minimalizacji.